[컴퓨터 구조] TLB와 cache가 통합된 memory 접근 방식
December 06, 2023Main memory ↔ Disk 간의 메모리 매핑에 대해 살펴보겠습니다.
Main memory ↔ Disk 간의 메모리 매핑에 대해 살펴보겠습니다.
cache hit, miss 처리 방식과 miss가 왜 발생하고 어떻게 줄일 수 있는지 분석해 봅니다.
Memory Hierarchy, 메모리 계층 구조가 나온 배경을 살펴보고 계층 구조의 개념과 특징을 정리한 글입니다.
MIPS Pipeline - 1, 파이프라인이 무엇인지 설명하고 어떻게 성능 향상을 할 수 있는지 정리한 글입니다.
ALU Control logic, 이전까지 배운 명령어를 수행하기 위해서 회로 레벨에서 ALU가 어떻게 명령어를 수행하는지 정리한 글입니다.
MIPS branch로 flow control
MIPS 레지스터 정리
MIPS ISA, instruction set architecture
다른 요소를 배제한 프로그램 실행 시간인 CPU time의 정의와 CPU 성능 측정 방식인 CPI 단위에 대해서 알아봅니다.